THIN FILM SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP7321334

Publication date:

1995-12-08

Inventor:

KAWASAKI YUJI; KOYAMA JUN SEMICONDUCTOR ENERGY LAB

Applicant:

Classification: - international:

H03K17/10; H03K19/003; H03K17/10; H03K19/003;

(IPC1-7): H01L29/786; H01L21/8238; H01L27/092

- european:

H03K17/10B; H03K19/003C Application number: JP19940131417 19940520 Priority number(s): JP19940131417 19940520


Also published as:

US5598106 (A1) CN1560998 (A) CN1150620C (C)

Report a data error here

Abstract of JP7321334

PURPOSE:To weaken an electric field in proximity to the drain of an n-channel thin film transistor and thus prevent degradation in characteristics, by placing a transmission gate circuit between a p-channel thin film transistor and the n-channel thin film transistor. CONSTITUTION:In an inverter circuit composed of thin film transistors, a transmission gate circuit 102 is connected with input, and is placed between a p- channel thin film transistor 101 and an n-channel thin film transistor 103. The transmission gate circuit 102 is a switching circuit that conducts regardless of the level of input signals. Further, it has voltage drop and thus the effect of weakening an electric field in proximity to the drain of the n-channel thin film transistor 103. This prevents the characteristics of the nchannel thin film transistor 103 from degrading. More than one transmission gate circuits 102 may be connected.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11)特許番号

特許第3407975号 (P3407975)

(45)発行日	平成15年5	月19月	(2003	5	19)

(24)登録日 平成15年3月14日(2003.3.14)

(51) Int.Cl. ⁷		識別記号	FΙ		
HO1L 2	29/786		H01L	27/0	08 331E
2	21/8238	*		29/7	78 613A
2	27/08	3 3 1			6 1 4
2	27/092			27/0	08 321L
H03K	19/0948		H03K	19/0	094 B
					請求項の数11(全 10 頁)
(21)出願番号 特願平6-131417		特願平6 -131417	(73)特許	権者	000153878
					株式会社半導体エネルギー研究所
(22)出顧日		平成6年5月20日(1994.5.20)			神奈川県厚木市長谷398番地
			(72)発明	者	河崎 祐司
(65)公開番号		特開平7~321334			神奈川県厚木市長谷398番地 株式会社
(43)公開日		平成7年12月8日(1995.12.8)			半導体エネルギー研究所内
審査請求日		平成11年8月31日(1999.8.31)	(72)発明:	者	小山 潤
					神奈川県厚木市長谷398番地 株式会社
					半導体エネルギー研究所内
			(74)代理	L	100086368
					弁理士 萩原 誠
			審査(書	河本 充雄
			(56)参考)	如献	特開 平5-259891 (JP, A)
					特開 平3-101162 (JP, A)
					特開 昭61-172435 (JP, A)
				最終頁に続く	

(54) 【発明の名称】 薄膜半導体集積回路

1

(57) 【特許請求の範囲】

【請求項1】 ソースが電源端子に接続され、ドレインが出力端子に接続されたPチャネル型の第1の薄膜トランジスタと、

ソースが接地端子に接続され、ドレインが前記出力端子 に接続されたNチャネル型の第2の薄膜トランジスタと を含み、

前記第1の薄膜トランジスタのゲートと、前記第2の薄膜トランジスタのゲートとは入力端子に共通接続されてなる薄膜半導体集積回路において、

Nチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとのソース及びドレイン同士を共通接続したトランスミッションゲート回路を設け、

前記第2の薄膜トランジスタの前記ドレインを、前記トランスミッションゲート回路を介して前記出力端子に接

2

続し、

前記トランスミッションゲート回路のNチャネル型の薄膜トランジスタ及びPチャネル型の薄膜トランジスタのゲートを前記入力端子に接続してなることを特徴とする薄膜半導体集積回路。

【請求項2】 ソースが電源端子に接続され、ドレインが出力端子に接続されたPチャネル型の第1の薄膜トランジスタと、

ソースが接地端子に接続され、ドレインが前記出力端子 10 に接続されたNチャネル型の第2の薄膜トランジスタと を含み、

前記第1の薄膜トランジスタのゲートと、前記第2の薄膜トランジスタのゲートとは入力端子に共通接続されてなる薄膜半導体集積回路において、

Nチャネル型の薄膜トランジスタとPチャネル型の薄膜

トランジスタとのソース及びドレイン同士を共通接続し たトランスミッションゲート回路と、Nチャネル型の第 3の薄膜トランジスタとを設け、

前記第2の薄膜トランジスタの前記ドレインを、前記第 3の薄膜トランジスタと前記トランスミッションゲート 回路とを介して前記出力端子に接続し、

前記トランスミッションゲート回路のNチャネル型の薄 膜トランジスタ及びPチャネル型の薄膜トランジスタの ゲートと、前記第3の薄膜トランジスタのゲートとを前 記入力端子に接続してなることを特徴とする薄膜半導体 10 集積回路。

【請求項3】 ソースが電源端子に接続され、ドレイン が出力端子に接続されたPチャネル型の第1の薄膜トラ ンジスタと、

ソースが接地端子に接続され、ドレインが前記出力端子 に接続されたNチャネル型の第2の薄膜トランジスタと を含み、

前記第1の薄膜トランジスタのゲートと、前記第2の薄 膜トランジスタのゲートとは入力端子に共通接続されて なる薄膜半導体集積回路において、

Nチャネル型の薄膜トランジスタとPチャネル型の薄膜 トランジスタとのソース及びドレイン同士を共通接続し たトランスミッションゲート回路と、Nチャネル型又は Pチャネル型の第3の薄膜トランジスタとを設け、

前記第2の薄膜トランジスタの前記ドレインを、前記第 3の薄膜トランジスタと前記トランスミッションゲート 回路とを介して前記出力端子に接続し、

前記トランスミッションゲート回路のNチャネル型の薄 膜トランジスタ及びPチャネル型の薄膜トランジスタの ゲートを前記入力端子に接続し、

前記第3の薄膜トランジスタのゲートを所定の電位を与 える電源端子に接続してなり、

前記所定の電位により前記第3の薄膜トランジスタは常 時ON状態にされることを特徴とする薄膜半導体集積回 路。

【請求項4】 ソースが電源端子に接続され、ドレイン が出力端子に接続されたPチャネル型の第1の薄膜トラ ンジスタと、

ソースが接地端子に接続され、ドレインが前記出力端子 に接続されたNチャネル型の第2の薄膜トランジスタと 40 を含み、

前記第1の薄膜トランジスタのゲートと、前記第2の薄 膜トランジスタのゲートとは入力端子に共通接続されて なる薄膜半導体集積回路において、

Nチャネル型の薄膜トランジスタとPチャネル型の薄膜 トランジスタとのソース及びドレイン同士を共通接続し たトランスミッションゲート回路と、Nチャネル型の第 3の薄膜トランジスタと、Pチャネル型の第4の薄膜ト ランジスタとを設け、

3の薄膜トランジスタ、前記第4の薄膜トランジスタ、 及び前記トランスミッションゲート回路を介して前記出 力端子に接続し、

前記トランスミッションゲート回路のNチャネル型の薄 膜トランジスタ及びPチャネル型の薄膜トランジスタの ゲートと、前記第3の薄膜トランジスタのゲートとを前 記入力端子に接続し、

前記第4の薄膜トランジスタのゲートを所定の電位を与 える電源端子に接続してなり、

前記所定の電位により前記第4の薄膜トランジスタは常 時ON状態にされることを特徴とする薄膜半導体集積回

ソースが電源端子に接続され、ドレイン 【請求項5】 が出力端子に接続されたPチャネル型の第1の薄膜トラ ンジスタと、

ソースが接地端子に接続され、ドレインが前記出力端子 に接続されたNチャネル型の第2の薄膜トランジスタと を含み、

前記第1の薄膜トランジスタのゲートと、前記第2の薄 膜トランジスタのゲートとは入力端子に共通接続されて なる薄膜半導体集積回路において、

Nチャネル型の薄膜トランジスタとPチャネル型の薄膜 トランジスタとのソース及びドレイン同士を共通接続し たトランスミッションゲート回路と、Nチャネル型の第 3の薄膜トランジスタと、Pチャネル型の第4の薄膜ト ランジスタとを設け、

前記第2の薄膜トランジスタの前記ドレインを、前記第 3の薄膜トランジスタ、前記第4の薄膜トランジスタ、 及び前記トランスミッションゲート回路を介して前記出 力端子に接続し、

前記トランスミッションゲート回路のNチャネル型の薄 膜トランジスタ及びPチャネル型の薄膜トランジスタの ゲートを前記入力端子に接続し、

前記第3及び前記第4の薄膜トランジスタのゲートをそ れぞれ所定の電位を与える電源端子に接続してなり、

前記第3及び前記第4の薄膜トランジスタにそれぞれ与 えられた電位によって前記第3及び前記第4の薄膜トラ ンジスタはそれぞれ常時ON状態にされることを特徴と する薄膜半導体集積回路。

【請求項6】 Pチャネル型の第1の薄膜トランジスタ とNチャネル型の第2の薄膜トランジスタとを有するイ ンバータ回路を有し、前記第1及び前記第2の薄膜トラ ンジスタのゲートは前記インバータ回路の入力端子に接 続され、前記第1の薄膜トランジスタのドレインは前記 インバータ回路の出力端子に接続され、前記第2の薄膜 トランジスタのドレインはトランスミッションゲート回 路を介して前記インバータ回路の出力端子に接続され、 前記第1の薄膜トランジスタのソースは第1の電源端子 に接続され、前記第2の薄膜トランジスタのソースは第 前記第2の薄膜トランジスタの前記ドレインを、前記第 50 2の電源端子に接続され、前記第2の電源端子には前記

第1の電源端子よりも低い電位が与えられる薄膜半導体 集積回路であって、

前記トランスミッションゲート回路は、Pチャネル型の 薄膜トランジスタとNチャネル型の薄膜トランジスタと が並列接続されてなり、

前記トランスミッションゲート回路の2つの薄膜トラン ジスタのゲートは、前記インバータ回路の入力端子に接 続されることを特徴とする薄膜半導体集積回路。

【請求項7】 Pチャネル型の第1の薄膜トランジスタ とNチャネル型の第2の薄膜トランジスタとを有するイ ンバータ回路を有し、前記第1及び前記第2の薄膜トラ ンジスタのゲートは前記インバータ回路の入力端子に接 続され、前記第1の薄膜トランジスタのドレインは前記 インバータ回路の出力端子に接続され、前記第2の薄膜 トランジスタのドレインはNチャネル型の第3の薄膜ト ランジスタ及びトランスミッションゲート回路を介して 前記インバータ回路の出力端子に接続され、前記第1の 薄膜トランジスタのソースは第1の電源端子に接続さ れ、前記第2の薄膜トランジスタのソースは第2の電源 端子に接続され、前記第2の電源端子には前記第1の電 20 源端子よりも低い電位が与えられる薄膜半導体集積回路 であって、

前記トランスミッションゲート回路は、Pチャネル型の 薄膜トランジスタとNチャネル型の薄膜トランジスタと が並列接続されてなり、

前記トランスミッションゲート回路の2つの薄膜トラン ジスタのゲート及び前記第3の薄膜トランジスタのゲー トは、前記インバータ回路の入力端子に接続されること を特徴とする薄膜半導体集積回路。

【請求項8】 Pチャネル型の第1の薄膜トランジスタ とNチャネル型の第2の薄膜トランジスタとを有するイ ンバータ回路を有し、前記第1及び前記第2の薄膜トラ ンジスタのゲートは前記インバータ回路の入力端子に接て 続され、前記第1の薄膜トランジスタのドレインは前記 インバータ回路の出力端子に接続され、前記第2の薄膜 トランジスタのドレインはNチャネル型又はPチャネル 型の第3の薄膜トランジスタ及びトランスミッションゲ ート回路を介して前記インバータ回路の出力端子に接続 され、前記第1の薄膜トランジスタのソースは第1の電 源端子に接続され、前記第2の薄膜トランジスタのソー スは第2の電源端子に接続され、前記第2の電源端子に は前記第1の電源端子よりも低い電位が与えられる薄膜 半導体集積回路であって、

前記トランスミッションゲート回路は、Pチャネル型の 薄膜トランジスタとNチャネル型の薄膜トランジスタと が並列接続されてなり、

前記トランスミッションゲート回路の2つの薄膜トラン ジスタのゲートは、前記インバータ回路の入力端子に接

6

異なる端子に接続され、前記第3の薄膜トランジスタの ゲートに印加された電圧によって前記第3の薄膜トラン ジスタは常時ON状態にされることを特徴とする薄膜半 導体集積回路。

【請求項9】 Pチャネル型の第1の薄膜トランジスタ とNチャネル型の第2の薄膜トランジスタとを有するイ ンバータ回路を有し、前記第1及び前記第2の薄膜トラ ンジスタのゲートは前記インバータ回路の入力端子に接 続され、前記第1の薄膜トランジスタのドレインは前記 10 インバータ回路の出力端子に接続され、前記第2の薄膜 トランジスタのドレインはNチャネル型の第3の薄膜ト ランジスタ、Pチャネル型の第4の薄膜トランジスタ及 びトランスミッションゲート回路を介して前記インバー タ回路の出力端子に接続され、前記第1の薄膜トランジ スタのソースは第1の電源端子に接続され、前記第2の 薄膜トランジスタのソースは第2の電源端子に接続さ れ、前記第2の電源端子には前記第1の電源端子よりも 低い電位が与えられる薄膜半導体集積回路であって、 前記トランスミッションゲート回路は、Pチャネル型の 薄膜トランジスタとNチャネル型の薄膜トランジスタと が並列接続されてなり、

前記トランスミッションゲート回路の2つの薄膜トラン ジスタのゲート及び前記第3の薄膜トランジスタのゲー トは、前記インバータ回路の入力端子に接続され、

前記第4の薄膜トランジスタのゲートは前記入力端子と 異なる端子に接続され、前記第4の薄膜トランジスタの ゲートに印加された電圧によって前記第4の薄膜トラン ジスタは常時ON状態にされることを特徴とする薄膜半 **適体集積回路**。

30 【請求項10】 Pチャネル型の第1の薄膜トランジス タとNチャネル型の第2の薄膜トランジスタとを有する インバータ回路を有し、前記第1及び前記第2の薄膜ト ランジスタのゲートは前記インバータ回路の入力端子に 接続され、前記第1の薄膜トランジスタのドレインは前 記インバータ回路の出力端子に接続され、前記第2の薄 膜トランジスタのドレインはNチャネル型の第3の薄膜 トランジスタ、Pチャネル型の第4の薄膜トランジスタ 及びトランスミッションゲート回路を介して前記インバ ータ回路の出力端子に接続され、前記第1の薄膜トラン ジスタのソースは第1の電源端子に接続され、前記第2 40 <u>の薄膜トランジス</u>タのソースは第2の電源端子に接続さ れ、前記第2の電源端子には前記第1の電源端子よりも 低い電位が与えられる薄膜半導体集積回路であって、 前記トランスミッションゲート回路は、Pチャネル型の 薄膜トランジスタとNチャネル型の薄膜トランジスタと が並列接続されてなり、

前記トランスミッションゲート回路の2つの薄膜トラン ジスタのゲートは、前記インバータ回路の入力端子に接 続され、

前記第3の薄膜トランジスタのゲートは前記入力端子と 50 前記第3及び前記第4の薄膜トランジスタのゲートはそ

れぞれ前記入力端子と異なる端子に接続され、前記第3 及び前記第4の薄膜トランジスタそれぞれのゲートに印 加された電圧によって前記第3及び前記第4の薄膜トラ ンジスタはそれぞれ常時ON状態にされることを特徴と する薄膜半導体集稽同路。

【請求項11】 入力配線と、第1のゲート電極及び配 線と、第2のゲート電極及び配線と、第3のゲート電極 及び配線と、接地配線と、配線Aと、配線Bと、ドレイ ン配線と、出力配線と、第1のN型半導体領域対を有す る半導体膜と、第2のN型半導体領域対を有する半導体 10 膜と、第1のP型半導体領域対を有する半導体膜と、第 2のP型半導体領域対を有する半導体膜とを有し、

前記第1、前記第2及び前記第3のゲート電極及び配線 は前記入力配線に接続され、

前記第1のゲート電極及び配線は前記第3のゲート電極 及び配線と同一直線上に配置され、

前記第2のゲート電極及び配線は前記入力配線と同一直 線上に配置され、

前記第1及び前記第3のゲート電極及び配線と前記第2 置され、

前記第1のゲート電極と前記第1のN型半導体領域対を 有する半導体膜とを用いて第1のNチャネル型薄膜トラ ンジスタが形成され、

前記第3のゲート電極と前記第1のP型半導体領域対を 有する半導体膜とを用いて第1のPチャネル型薄膜トラ ンジスタが形成され、

前記第2のゲート電極と前記第2のN型半導体領域対を 有する半導体膜とを用いて第2のNチャネル型薄膜トラ ンジスタが形成され、

前記第2のゲート電極と前記第2のP型半導体領域対を 有する半導体膜とを用いて第2のPチャネル型薄膜トラ ンジスタが形成され、

前記第1のN型半導体領域対の一方は前記接地配線に接 続され、

前記第1のN型半導体領域対の他方と前記第2のN型半 導体領域対の一方と前記第2のP型半導体領域対の一方 とは前記配線Aを介して接続され、

前記第2のN型半導体領域対の他方と前記第2のP型半 とは前記配線Bを介して接続され、

前記配線Bは前記出力配線に接続され、

前記第1のP型半導体領域対の他方は前記ドレイン配線

前記配線A及び前記配線Bは、前記第2のゲート電極及 び配線に平行に配置されることを特徴とする薄膜半導体 集稽回路。

【発明の詳細な説明】

[0001]

薄膜半導体集積回路において、Nチャネル型薄膜トラン ジスタの劣化を防止する薄膜半導体集積回路に関する。 [0002]

8

【従来の技術】図4に示すように、薄膜トランジスタで 構成されるインバータ回路は、Pチャネル型薄膜トラン ジスタ(401)とNチャネル型薄膜トランジスタ(4 02) の各々のドレイン電極を接続したものである。こ の場合、前記Nチャネル型薄膜トランジスタ (402) のドレイン電極に過大な電流が流れる。

【0003】図5に示すように、図4のNチャネル型薄 膜トランジスタ (402) のドレイン電圧が高い場合、 前記Nチャネル型薄膜トランジスタ (402) のゲート 電極内の電子が、ドレイン近傍の絶縁膜である酸化膜内 に捕獲されることになり、ドレインとチャネル形成領域 の境界部分に、弱いP型領域が形成される。これは、前 記Nチャネル型薄膜トランジスタ (402) にとって は、ドレイン電流を妨げることになる。従って、図6に 示すようにVDSを通常の場合より大きくして、前記Nチ ャネル型薄膜トランジスタ (402) のチャネル形成領 のゲート電極及び配線及び前記入力配線とは直交して配 20 域の厚さを増して、弱いP型領域の影響を小さくする必 要がある。

> 【0004】そのため、Nチャネル型薄膜トランジスタ の特性が変化し、Pチャネル型薄膜トランジスタより劣 化し易くなり、この特性の劣化が薄膜半導体集積回路の 信頼性を落とすことになっている。このことは、他の基 本回路、例えばNAND回路でも同様である。即ち、こ の場合にも、インバータ回路と同様にGNDに接地され ているNチャネル型薄膜トランジスタが劣化し易くなる 原因になっている。

[0005] 30

> 【発明が解決しようとする課題】前述のように、ドレイ ン電圧が高い場合、ドレイン近傍に強い電界が発生し、 そのことによりチャネル形成領域内に弱いP型領域が形 成され、ドレイン電流を妨げている。このため、Pチャ ネル型薄膜トランジスタに比較してNチャネル型薄膜ト ランジスタの方が特性の劣化が早く問題になっていた。 [0006]

【課題を解決するための手段】図1 (a) に示すよう に、薄膜トランジスタで構成されるインバータ回路につ 導体領域対の他方と前記第1のP型半導体領域対の一方 40 いて、Pチャネル型薄膜トランジスタ (101) とNチ ャネル型薄膜トランジスタ (102) の間に、トランス ミッションゲート回路(103)を挿入して、挿入した 前記トランスミッションゲート回路(103)により電 圧降下させて、Nチャネル型薄膜トランジスタ (10 2) のドレイン近傍の電界を弱めて、特性の劣化を防止 する。

【0007】また図3 (a) に示すように、薄膜トラン ジスタで構成されるインバータ回路について、Pチャネ ル型薄膜トランジスタ (301) とNチャネル型薄膜ト 【産業上の利用分野】本発明は、髙信頼性を要求される 50 ランジスタ(302)の間に、m Nチャネル型薄膜トラン

ジスタ(303)とPチャネル型薄膜トランジスタ(3 04)を挿入して、挿入した前記Nチャネル型薄膜トラ ンジタ (303) と P チャネル型薄膜 トランジスタ (3 04)により電圧降下させて、Nチャネル型薄膜トラン ジスタ (302) のドレイン近傍の電界を弱めて、特性 の劣化を防止する。

【0008】また図3(c)に示すように、薄膜トラン ジスタで構成されるインバータ回路について、アチャネ ル型薄膜トランジスタ(301)とNチャネル型薄膜ト ランジスタ (302) の間に、Nチャネル型薄膜トラン 10 ジスタ (306) を挿入して、挿入した前記Nチャネル 型薄膜トランジタ (306) により電圧降下させて、N チャネル型薄膜トランジスタ (302) のドレイン近傍 の電界を弱めて、特性の劣化を防止する。

【0009】また図2(a)に示すように、薄膜トラン ジスタで構成されるNAND回路について、Nチャネル 型薄膜トランジスタ (203) のソース電極がGNDに 接地されている場合、前記Nチャネル型薄膜トランジス タ (203) のドレイン電極に、Nチャネル型薄膜トラ ンジスタ (204) と P チャネル型薄膜トランジスタ (205)を接続することにより電圧降下させて、前記 GNDに接地されている前記Nチャネル型薄膜トランジ スタ(203)のドレイン近傍の電界を弱めて、特性の 劣化を防止する。以下、本発明の実施例を説明する。

[0010]

【実施例】

[実施例1] 図1 (a) に示すのは、薄膜トランジスタ で構成されるインバータ回路において、トランスミッシ ョンゲート回路(102)を入力と接続し、Pチャネル 型薄膜トランジスタ(101)とNチャネル型薄膜トラ 30 ンジスタ(103)の間に挿入した例である。前記トラ ンスミッションゲート回路(102)は、入力信号のレ ベルに関わらず導通するスイッチ回路であり、なおかつ 電圧降下があるため、Nチャネル型薄膜トランジスタ (103)のドレイン近傍の電界を弱める効果がある。 よって、Nチャネル型薄膜トランジスタ (103) の特 性の劣化を防止することができる。尚、前記トランスミ ッションゲート回路(102)の数は複数個接続しても 構わない。

【0011】図10に本実施例1のレイアウトの図を示 す。特徴的なことは、ゲート電極に接続する配線は十文 字型をしているこである。そして、この十文字型のゲー ト電極・配線を横断するように、トランジスタが設けら れている。配線(1)はドレイン電圧を供給するドレイ ン配線、配線(2)は接地電位を供給する接地配線であ る。ゲート電極・配線は大きく4つの部分に分けられ る。すなわち、入力配線(3)、第1のゲート電極・配 線(4)、第2のゲート電極・配線(5)、第3のゲー ト電極・配線(6)である。このうち、ゲート電極・配

線(3)はそれぞれ、同一直線上に存在する。また、ゲ ート電極・配線(4)、(6)とゲート電極・配線 (5)、入力配線(3)は概略直交する。

10

【0012】第1のゲート電極・配線(4)を横断し て、N型半導体領域対 (7) が設けられ、すなわち、N チャネル型の薄膜トランジスタが形成される。同様に、 第3のゲート電極・配線(6)を横断して、P型半導体 領域対(10)が設けられ、Nチャネル型の薄膜トラン ジスタが形成される。また、第2のゲート電極・配線

(5) に関しては、これを横断して、N型半導体領域対 (8) およびP型半導体領域対(9) が各1つ設けら れ、Nチャネル型およびPチャネル型薄膜トランジスタ が各1つ形成される。

【0013】N型半導体領域対(7)の一方は接地配線 (2)に、また、P型半導体領域対(10)の一方はド レイン配線(1)に接続される。さらに、第2のゲート 電極・配線(5)と概略平行に配線(11)および(1 2) が設けられる。配線(11)は、N型半導体領域対 (7)、(8)およびP型半導体領域対(9)を結び、 20 配線(12)は、P型半導体領域対(9)、(10)お よびN型半導体領域対 (8) を結ぶ。配線 (12) から は出力配線(13)が延在する。なお、図10には、P 型半導体領域対(9)が存在するが、これが存在しい場 合が、図3 (c) である。また、図3 (a) および (b)は、図3(c)の変形でありため、図10から、 P型半導体領域対(9)を除いたものが、その基本とな

【0014】 [実施例2] 図1 (b) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、前 記トランスミッションゲート回路(102)とNチャネ ル型薄膜トランジスタ (103) の間にNチャネル型薄 膜トランジスタ(104)を挿入し、前記Nチャネル型 薄膜トランジスタ(104)に該インバータ回路の入力 信号を印加した例である。この場合では図1 (a) の場 合と比較して電圧降下が大きい分だけ、GNDにソース 電極を接地したNチャネル型薄膜トランジスタ (10 3) のドレイン近傍の電界を弱める効果は大きくなり、 特性の劣化を防止することができる。尚、挿入するNチ ャネル型薄膜トランジスタ (104) の数は複数個接続 しても構わない。本実施例では、図1(a)にNチャネ ル型薄膜トランジスタ (104) が挿入されたものであ るので、図10に示す構造を基本としたものであること に違いはない。

【0015】 [実施例3] 図1 (c) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、図 1 (a) で示す前記トランスミッションゲート回路 (1 02) とNチャネル型薄膜トランジスタ (103) の間 に、常時ON状態にしたNチャネル型薄膜トランジスタ (105)を挿入した例である。図1 (a) の場合と比 線(4)、(6)と、ゲート電極・配線(5)、入力配 50 較して、挿入したNチャネル型薄膜トランジスタの電圧

降下分だけ、GNDにソース電極を接地したNチャネル 型薄膜トランジスタ(103)の特性の劣化を防止する ことができる。尚、挿入するNチャネル型薄膜トランジ スタ(105)の数は複数個接続しても構わない。本実 施例では、図1 (a) にNチャネル型薄膜トランジスタ (105)が挿入されたものであるので、図10に示す 構造を基本としたものであることに違いはない。

【0016】 [実施例4] 図1 (d) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、図 1 (a) で示す前記トランスミッションゲート回路 (1 02) とNチャネル型薄膜トランジスタ (103) の間 に、常時ON状態にしたPチャネル型薄膜トランジスタ (106) を挿入した例である。図1 (a) の場合と比 較して、挿入したPチャネル型薄膜トランジスタの電圧 降下分だけ、GNDにソース電極を接地したNチャネル 型薄膜トランジスタ (103) の特性の劣化を防止する ことができる。尚、挿入するPチャネル型薄膜トランジ スタ (106) の数は複数個接続しても構わない。本実 施例では、図1 (a) にPチャネル型薄膜トランジスタ (106)が挿入されたものであるので、図10に示す 構造を基本としたものであることに違いはない。

【0017】 [実施例5] 図2 (a) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、図 1 (b) で示すインバータ回路の2個のNチャネル型薄 膜トランジスタ(104、103)の間に、常時〇N状 態にしたPチャネル型薄膜トランジスタ(205)を挿 入した例である。この該Pチャネル型薄膜トランジスタ により電圧降下をし、GNDにソース電極を接地したN チャネル型薄膜トランジスタ (203) の特性の劣化を 防止することができる。尚、挿入するPチャネル型薄膜 トランジスタ(205)の数は複数個接続しても構わな い。本実施例では、図1(a)にNチャネル型薄膜トラ ンジスタ(204)およびPチャネル型薄膜トランジス タ(205)が挿入されたものであるので、図10に示 す構造を基本としたものであることに違いはない。

【0018】 [実施例6] 図2 (b) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、図 1 (c) で示すインバータ回路の2個のNチャネル型薄 膜トランジスタ(105、103)の間に、常時〇N状 態にしたPチャネル型薄膜トランジスタ (205) を挿 入した例である。この該Pチャネル型薄膜トランジスタ により電圧降下をし、GNDにソース電極を接地したN チャネル型薄膜トランジスタ (203) の特性の劣化を 防止することができる。尚、挿入するPチャネル型薄膜 トランジスタ(205)の数は複数個接続しても構わな い。本実施例では、図1(a)にNチャネル型薄膜トラ ンジスタ(206)およびPチャネル型薄膜トランジス タ(205)が挿入されたものであるので、図10に示 す構造を基本としたものであることに違いはない。

12

トランジスタで構成されるインバータ回路において、図 1 (d) で示すインバータ回路のPチャネル型薄膜トラ ンジスタ(106)とNチャネル型薄膜トランジスタ (103) の間に、該インバータ回路の入力信号を印加 したNチャネル型薄膜トランジスタ (208) を挿入し た例である。このNチャネル型薄膜トランジスタにより 電圧降下をし、GNDにソース電極を接地したNチャネ ル型薄膜トランジスタ (203) の特性の劣化を防止す ることができる。尚、挿入するNチャネル型薄膜トラン 10 ジスタ(208)の数は複数個接続しても構わない。本 実施例では、図1 (a) にNチャネル型薄膜トランジス タ(208) およびPチャネル型薄膜トランジスタ(2 07)が挿入されたものであるので、図10に示す構造 を基本としたものであることに違いはない。

【0020】 [実施例8] 図2 (d) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、図 1 (d) で示すインバータ回路のPチャネル型薄膜トラ ンジスタ(106)とNチャネル型薄膜トランジスタ (103) の間に、常時ON状態にしたNチャネル型薄 膜トランジスタ(208)を挿入した例である。この該 Nチャネル型薄膜トランジスタにより電圧降下をし、G NDにソース電極を接地したNチャネル型薄膜トランジ スタ(203)の特性の劣化を防止することができる。 尚、挿入するNチャネル型薄膜トランジスタ (208) の数は複数個接続しても構わない。本実施例では、図1 (a) にNチャネル型薄膜トランジスタ (208) およ びPチャネル型薄膜トランジスタ(207)が挿入され たものであるので、図10に示す構造を基本としたもの であることに違いはない。

【0021】 〔実施例9〕 図3 (a) に示すのは、薄膜 トランジスタで構成されるインバータ回路において、P チャネル型薄膜トランジスタ(301)とNチャネル型 薄膜トランジスタ (302) の間にNチャネル型薄膜ト ランジスタ(303)とPチャネル型薄膜トランジスタ (304)を挿入した例である。前記Nチャネル型薄膜 トランジスタ (303) は、該インバータ回路の入力信 号が印加され、前記Pチャネル型薄膜トランジスタ (3 04) は常時ON状態にされている。そのため、上記2 個の挿入された薄膜トランジスタの電圧降下により、G 40 NDにソース電極を接地したNチャネル形薄膜トランジ スタ(302)の特性の劣化を防止することができる。 尚、挿入するNチャネル型薄膜トランジスタ (30 3)、Pチャネル型薄膜トランジスタ (304) の数は 複数個接続しても構わない。

【0022】 [実施例10] 図3 (b) に示すのは、薄 膜トランジスタで構成されるインバータ回路において、 Pチャネル型薄膜トランジスタ (301) とNチャネル 形薄膜トランジスタ (302) の間にNチャネル型薄膜 トランジスタ (305) とPチャネル型薄膜トランジス 【0019】 [実施例7] 図2 (c) に示すのは、薄膜 50 タ (304) を挿入した例である。前記Nチャネル型・

Pチャネル型両薄膜トランジスタ(305、304)は、常時ON状態にされている。そのため、上記2個の挿入された薄膜トランジスタの電圧降下により、GNDにソース電極を接地したNチャネル形薄膜トランジスタ(302)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(304)の数は複数個接続しても構わない。

【0023】 [実施例11] 図3 (c) に示すのは、薄膜トランジスタで構成されるインバータ回路において、Pチャネル型薄膜トランジスタ (301) とNチャネル型薄膜トランジスタ (302) の間にNチャネル型薄膜トランジスタ (306) を挿入した例である。前記Nチャネル型薄膜トランジスタ (306) は、該インバータ回路の入力信号が印加されている。そのため上記挿入された薄膜トランジスタの電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ (306) の数は複数個接続しても構わない。

【0024】 〔実施例12〕 図7(a)に示すのは、薄膜トランジスタで構成されるNAND回路において、2個のNチャネル型薄膜トランジスタ(701、702)の間に、常時ON状態にされたNチャネル型薄膜トランジスタ(703)を挿入した例である。この場合では、Nチャネル型薄膜トランジスタ(703)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(702)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(703)の数は複数個接続しても構わない。

【0025】〔実施例13〕図7(b)に示すのは、薄膜トランジスタで構成されるNAND回路において、2個のNチャネル型薄膜トランジスタ(704、702)の間に、Nチャネル型薄膜トランジスタ(705)を挿入し、該挿入したNチャネル型薄膜トランジスタ(705)と入力端子A、即ちNチャネル型薄膜トランジスタ(704)と接続した例である。この場合では、Nチャネル型薄膜トランジスタ(705)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(702)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(705)の数は複数個接続しても構わない。

【0026】〔実施例14〕図7(c)に示すのは、薄膜トランジスタで構成されるNAND回路において、2個のNチャネル型薄膜トランジスタ(701、706)の間に、Nチャネル型薄膜トランジスタ(707)を挿入し、該挿入したNチャネル型薄膜トランジスタ(706)と接続した例である。この場合では、Nチャネル型薄膜トランジスタ(706)と接続した例である。この場合では、Nチャネル型薄膜トランジスタ(707)の電圧降下により、

GNDにソース電極を接地したNチャネル型薄膜トランジスタ(706)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(707)の数は複数個接続しても構わない。

【0027】 [実施例15] 図7(d)に示すのは、薄膜トランジスタで構成されるNAND回路において、2個のNチャネル型薄膜トランジスタ(701、702)の間に、常時ON状態にされたPチャネル型薄膜トランジスタ(708)を挿入した例である。この場合では、10 Pチャネル型薄膜トランジスタ(708)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(702)の特性の劣化を防止することができる。尚、挿入するPチャネル型薄膜トランジスタ(708)の数は複数個接続しても構わない。

【0028】 [実施例16] 図8(a)に示すのは、薄膜トランジスタで構成されるNAND回路において、図7(b)で示すNAND回路の2個のNチャネル型薄膜トランジスタ(704、705)の間に、常時ON状態にされたNチャネル型薄膜トランジスタ(803)を挿20入した例である。この場合では、Nチャネル型薄膜トランジスタ(803、804)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(802)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(803)の数は複数個接続しても構わない。

【0029】〔実施例17〕図8(b)に示すのは、薄膜トランジスタで構成されるNAND回路において、図7(b)で示すNAND回路の2個のNチャネル型薄膜トランジスタ(704、705)の間に、常時ON状態30にされたPチャネル型薄膜トランジスタ(805)を挿入した例である。この場合では、Nチャネル型薄膜トランジスタ(804)・Pチャネル型薄膜トランジスタ(805)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(805)の特性の劣化を防止することができる。尚、挿入するPチャネル型薄膜トランジスタ(805)の数は複数個接続しても構わない。

【0030】 [実施例18] 図8 (c) に示すのは、薄膜トランジスタで構成されるNAND回路において、図7 (c) で示すNAND回路の2個のNチャネル型薄膜トランジスタ(706、707) の間に、常時ON状態にされたNチャネル型薄膜トランジスタ(808) を挿入した例である。この場合では、Nチャネル型薄膜トランジスタ(807、808) の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(806) の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタ(808) の数は複数個接続しても構わない。

【0031】 [実施例19] 図8 (d) に示すのは、薄 50 膜トランジスタで構成されるNAND回路において、図

16

7 (c)で示すNAND回路の2個のNチャネル型薄膜トランジスタ(706、707)の間に、常時ON状態にされたPチャネル型薄膜トランジスタ(809)を挿入した例である。この場合では、Nチャネル型薄膜トランジスタ(807)・Pチャネル型薄膜トランジスタ(809)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ(806)の特性の劣化を防止することができる。尚、挿入するPチャネル型薄膜トランジスタ(809)の数は複数個接続しても構わない。

【0032】 [実施例20] 図9に示すのは、薄膜トランジスタで構成されるNAND回路において、2個のNチャネル型薄膜トランジスタ (901、902)の間に、2個のNチャネル型薄膜トランジスタ (903、904)を挿入した例である。この場合、入力A、Bに対して薄膜トランジスタを交差して接続 (Nチャネル型薄膜トランジスタ901と904、Nチャネル型薄膜トランジスタ902と903)している。Nチャネル型薄膜トランジスタ (903、904)の電圧降下により、GNDにソース電極を接地したNチャネル型薄膜トランジスタ (902)の特性の劣化を防止することができる。尚、挿入するNチャネル型薄膜トランジスタの数は複数個接続しても構わない。

[0033]

【発明の効果】本発明に示されるように、GNDにソース電極を接地したNチャネル型薄膜トランジスタのドレイン電極にNチャネル型またはPチャネル型の薄膜トランジスタを接続することにより、電圧降下を生じさせ、前記GNDにソース電極を接地したNチャネル型薄膜トランジスタのドレイン近傍の電界が弱めることができる。そして、該Nチャネル型薄膜トランジスタの特性の劣化を防止できる。そして、それに伴い、薄膜半導体集積回路の信頼性も向上させることができる。

【図面の簡単な説明】

【図1】 本発明による薄膜半導体集積回路における薄膜トランジスタによるトランスミッションゲート回路を使用したインバータ回路図の例を示す。

【図2】 本発明による薄膜半導体集積回路における薄膜トランジスタによるトランスミッションゲート回路を使用し構成したインバータ回路図の例を示す。

【図3】 本発明による薄膜半導体集積回路における薄膜トランジスタによるNチャネル型薄膜トランジスタま 10 たはPチャネル型薄膜トランジスタを挿入して構成したインパータ回路図の例を示す。

【図4】 従来の薄膜半導体集積回路におけるインバー タ回路図の例を示す。

【図5】 従来の薄膜半導体集積回路におけるNチャネル型薄膜トランジスタのチャネルの劣化の例を示す。


【図 6 】 従来の薄膜半導体集積回路におけるNチャネル型薄膜トランジスタの特性の劣化が生じた場合の V_{DS} $-I_{D}$ を示す。


【図7】 本発明による薄膜半導体集積回路における薄膜トランジスタによるNチャネル型薄膜トランジスタと Pチャネル型薄膜トランジスタを挿入して構成したNA ND回路図の例を示す。

【図8】 本発明による薄膜半導体集積回路における薄膜トランジスタによるNチャネル型薄膜トランジスタと Pチャネル型薄膜トランジスタを挿入して構成したNA ND回路図の例を示す。


【図9】 本発明による薄膜半導体集積回路における薄膜トランジスタによるNチャネル型薄膜トランジスタ挿入して構成したNAND回路図の例を示す。


30 【図10】 本発明による薄膜半導体集積回路における 薄膜トランジスタによるトランスミッションゲート回路 を使用し構成したインバータ回路のレイアウトの例を示す。





【図6】





【図8】 【図10】 108 803 ┢ 805 **₩** 804 (a) (6) 801 **|岸** 807 **┦**⋛ 807 1톤 808 臣 809 ₩ 806 (c) (a)

フロントページの続き

(58)調査した分野(Int.Cl.⁷, DB名)

H01L 29/786

H01L 21/336

H01L 27/08

H01L 27/092

H01L 21/8238 H03K 19/0948